簡 歷：
李拓，中國科學(xué)院計算技術(shù)研究所處理器芯片全國重點(diǎn)實(shí)驗(yàn)室（原計算機(jī)體系結(jié)構(gòu)國家重點(diǎn)實(shí)驗(yàn)室）副研究員、碩士生導(dǎo)師。2014年在新南威爾士大學(xué)獲得計算機(jī)科學(xué)與工程博士學(xué)位，之后留校從事研究工作，期間擔(dān)任新南威爾士大學(xué)網(wǎng)絡(luò)安全研究中心（UNSW IFCYBER）學(xué)術(shù)成員，于2023年加入中國科學(xué)院計算技術(shù)研究所。圍繞計算機(jī)體系結(jié)構(gòu)、硬件設(shè)計、安全、容錯等領(lǐng)域，已發(fā)表論文20余篇，主要成果發(fā)表在IEEE Transactions on Computers、IEEE Transactions on Dependable and Secure Computing、Design Automation Conference(DAC)、International Conference on Computer-Aided Design(ICCAD)、Design Automation and Test in Europe(DATE)等領(lǐng)域內(nèi)國際頂級會議和期刊。曾擔(dān)任ASP-DAC 2024會議的技術(shù)委員會成員和分會場主席。長期擔(dān)任CCS、DAC、ICCAD、IEEE TCAD、IEEE TDSC、IEEE TVLSI等領(lǐng)域內(nèi)高影響力會議和期刊的審稿人，并參與RISC-V Rocket Chip等開源社區(qū)貢獻(xiàn)。
主要論著：
[1] Sajid Hussain, Hui Guo, Tuo Li, Sri Parameswaran: MP-ORAM: A Novel ORAM Design for Multicore Processor Systems. IEEE Trans. Dependable Secur. Comput. 21(4): 3719-3733 (2024)
[2] Tuo Li, Sri Parameswaran: FaSe: fast selective flushing to mitigate contention-based cache timing attacks. DAC 2022: 541-546
[3] Hsu-Kang Dow, Tuo Li, Sri Parameswaran: HWST128: complete memory safety accelerator on RISC-V with metadata compression. DAC 2022: 709-714
[4] Hsu-Kang Dow, Tuo Li, William Miles, Sri Parameswaran: SHORE: Hardware/Software Method for Memory Safety Acceleration on RISC-V. DAC 2021: 289-294
[5] Tuo Li, Bradley Hopkins, Sri Parameswaran: SIMF: Single-Instruction Multiple-Flush Mechanism for Processor Temporal Isolation. CoRR abs/2011.10249 (2020)
[6] Tuo Li, Muhammad Shafique, Jude Angelo Ambrose, J?rg Henkel, Sri Parameswaran: Fine-Grained Checkpoint Recovery for Application-Specific Instruction-Set Processors. IEEE Trans. Computers 66(4): 647-660 (2017)
[7] Tuo Li, Jude Angelo Ambrose, Roshan G. Ragel, Sri Parameswaran: Processor Design for Soft Errors: Challenges and State of the Art. ACM Comput. Surv. 49(3): 57:1-57:44 (2016)
李拓 副研究員
研究方向：
所屬部門：處理器芯片重點(diǎn)實(shí)驗(yàn)室
導(dǎo)師類別：
聯(lián)系方式：lituo@ict.ac.cn
個人網(wǎng)頁：https://li3tuo4.github.io